Searching PAJ 団 〇 ス 1 / 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2002-319552

(43)Date of publication of application: 31.10.2002

(51)Int.Cl.

H01L 21/28 H01L 21/3205 H01L 21/336 H01L 21/768 H01L 29/78

(21)Application number: 2001-125277

(71)Applicant: MITSUBISHI ELECTRIC CORP


(22)Date of filing: 24.04.2001 (72)Inventor: TSUTSUMI TOSHIAKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress cohesion of silicide on a gate electrode for the purpose of decreasing the resistance of a gate wire when a semiconductor device has its performance made high and the speed made fast.

SOLUTION: After a gate electrode and an impurity diffusion layer are formed, a metal film is formed and 1st metal silicide is formed through a 1st heat treatment in an inert gas atmosphere and the 1st metal silicide is varied in phase into 2nd metal silicide through a 2nd heat treatment; and then a 3rd heat treatment is carried out in an inert gas atmosphere to suppress the cohesion of the silicide.



4:層閒絶縁膜

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-319552 (P2002-319552A)

(43)公開日 平成14年10月31日(2002.10.31)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(参考)
H01L	21/28	301	HOIL	21/28	301D	4M104
	21/3205			21/88	Q	5 F 0 3 3
	21/336			29/78	301P	5F140
	21/768			21/90	A	
	29/78					
			審査請求	未請求	請求項の数12	OL (全 7]

		審査請求	未請求 請求項の数12 OL (全 7 頁)
(21)出願番号	特顧2001-125277(P2001-125277)	(71)出顧人	000006013 三菱電機株式会社
(22)出順日	平成13年4月24日(2001.4.24)	(72)発明者	東京都千代田区丸の内二丁目2番3号 堤 聡明
			東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(74)代理人	100093562 弁理士 児玉 俊英 (外3名)
		I	


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【課題】 半導体装置の高性能化、高速化を図る上で、 ゲート配線の低抵抗化を目的としたゲート電極上のシリ サイドの凝集を抑制する。

【解決手段】 ゲート電極と不純物拡散層を形成後金属 膜を成膜し、不活性ガス雰囲気中で第1の熱処理によっ て第1の金属シリサイドを形成し、次に活性雰囲気で第 2の熱処理を施し第1の金属シリサイドを相変化させて 第2の金属シリサイドとし、次に不活性ガス雰囲気中で 第3の熱処理を施すことによって、シリサイドの凝集を 抑制する。



4:層間絶縁膜

【特許請求の範囲】

「錆求項 1】 半導体基板と、前記半導体基板上に形成 されたゲート電域および不純物拡散層と、前記ゲート電 板、不純物拡散層上に形成された金属シリサイドとを備 えた半導体装置において、前記金属シリサイドが前記ゲ ート電域、不純物拡散層の上面に均一に分布して形成さ れていることを特徴とする半導体装置。

【請求項2】 半導体転を、単結晶シリコン基板、5 ○ I 基板、またはシリコンとゲルマニウムとの化合物基 板とすることを特徴とする請求項 I 記載の半導体装置。 【請求項3】 ゲート電極が多結晶シリコン、アモルフ アスシリコンまたはシリコンとゲルマニウムとの化合物 であることを特徴とする請求項 I 記載の半導体装置。 【請求項 3】 金属シリサイドがコバルトシリサイド、

チタンシリサイド、ニッケルシリサイド、白金シリサイド、またはパナジウムシリサイドであることを特徴とする請求項 1 記載の半導体装置。

【請求項5】 次のステップを有することを特徴とする 半導体装置の製造方法。

- (1) 半導体基板上にゲート絶縁膜、ゲート電極とその 20 サイドウォールおよび不純物拡散層を形成するステッ プ。
- (2)全面に金属膜を形成し、次に金属窒化膜を形成するステップ。
- (3) 不活性ガス雰囲気または真空中で第1の熱処理を 施し第1の金属シリサイドを形成後、薬液によりシリサ イド化しない未反応の前記金属膜および金属窒化膜を除 去するステップ。
- (4) 活性雰囲気中で第2の熱処理を施し、前記第1の 金属シリサイドを相変化させて第2の金属シリサイドと 30 するステップ。
- (5) 不活性ガス雰囲気または真空中で第3の熱処理を 施すステップ。

【請求項 6】 請求項 5 の半導体装置の製造方法におい で、ステップ (4) とステップ (5) との間に、次のス テップ (4A) を挿入したことを特徴とする半導体装置 の製造方法。

- (4A)全面に層間絶縁膜を形成するステップ。
- 【請求項7】 次のステップを有することを特徴とする 半導体装置の製造方法。
- (1) 半導体基板上にゲート絶縁膜、ゲート電極とその サイドウォールおよび不純物拡散層を形成するステッ プ
- (2)全面に金属膜を形成し、次に金属窒化膜を形成するステップ。
- (3) 不活性ガス雰囲気または真空中で第1の熱処理を 施し第1の金属シリサイドを形成後、薬液によりシリサ イド化しない未反応の前記金属膜および金属窒化膜を除 去するステップ。
- (4) マルチチャンバ装置内のプラズマ処理室にて自然 50

酸化膜を除去するステップ。

(5)前記装置内の熱処理室の活性雰囲気中で第2の熱処理を施し、前記第1の金属シリサイドを相変化させて第2の金属シリサイドとするステップ。

2

(6) 不活性ガス雰囲気または真空中で第3の熱処理を 施すステップ。

【請求項8】 請求項7の半導体装置の製造方法において、ステップ(5) とステップ(6) との間に、次のステップ(5A) を挿入したことを特徴とする半導体装置の製造方法。

(5A) 全面に層間絶縁障を形成するステップ。

【請求項9】 半導体基板を、単結晶シリコン基板、S OI基板、またはシリコンとゲルマニウムとの化合物基 板とすることを特徴とする請求項5または請求項7に記 額の半選性影響の製造方法。

【請求項10】 ゲート電極が多結晶シリコン、アモル ファスシリコンまたはシリコンとゲルマニウムとの化合 物であることを特徴とする請求項5または請求項7に記 載の半導体装置の製造方法。

【請求項11】 金属シリサイドがコパルトシリサイド、チタンシリサイド、ニッケルシリサイド、白金シリ サイド、またはパナジウムシリサイドであることを特徴 とする請求項5または請求項7に記載の半導体装置の製 適方法。

[請求項12] 第1の熱処理は不活性ガス雰囲気を塞 業またはアルゴンガス雰囲気とし、前記雰囲気または真 空中で温度400~550℃、30~120秒間の処理 を行うものであり、第2の熱処理は活性ガス雰囲気をア ンモニアまたは窒素ゲラズマ雰囲気とし、前記雰囲気中 であり、第3の熱処理の不活性ガス雰囲気を登構ま たはアルゴンガス雰囲気とし、酒度770~900℃、 30秒から1時間の処理であることを特後とする請求。 ちまたは請求項でに配数の半導体を護の製造方法。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】この発明は半導体装置および その製造方法に係るものであり、特に安定した低抵抗の シイトでは終われるというであり、特に安定した低低抗の シリサイト形成に関するものである。

[0002]

【従来の技術】LSIの高集機化の要求に応じ半導体を 圏の微細化が進むなか、半導体基板上に形成されるトラ ンジスタのゲート配線幅を描かされてきている。トラン ジスタのゲート電極ねよび基接の不純物拡放原のシート 抵抗値を低減することを目的として、自己整合的に金属 シリサイド服を、特にコバルトシリサイドCoSi2限 を形成する技術が用いられてきた。しかしこのコバルト シリサイドCoSi2はその後の半導体透回製造プロセ ス中の書簡高機分哩に影響と大口深集し、前記ゲート電 極上および不純物拡散層上で前記金属シリサイドの存在 しない部分が発生することにより、所望のシート抵抗値 が得られないという問題が顕著になりつつある。特に1 00nm世代のLSIにおける積線部では、このような シート抵抗値の上昇が問題である。以下このような問題 を生じる従来の半導体装置の製造方法を図6~図10に よって説明する。

3

【0003】まず図6において、周知のように半導体基 板101トに写真製版およびエッチングの組み合わせに より例えば200~400nmのトレンチを形成し、執 10 酸化およびCVDによりシリコン酸化酶を埋め込み、C MPにより平坦化することでシャロートレンチアイソレ ーション絶縁膜102を形成する。次に図7において、 熱酸化またはCVDにより例えばシリコン酸化膜、シリ コン窒化膜や金属酸化膜よりなるゲート絶縁膜103を 形成する。次に例えば多結品シリコン騒やアモルファス シリコン膜よりなる導電性膜を成膜し、写真製版および エッチングによりゲート置極104を形成する。次に図 8において、イオン注入により例えばAs またはBを1 E 1 3~1 E 1 4/c m² 注入し、第1の不純物拡散層 20 105を形成する。次にCVDにより例えばシリコン酸 化膜やシリコン窒化膜またはこれらの積層膜を膜厚50 ~100nmで形成後エッチングによりサイドウォール 106を形成する。その後再びイオン注入により例えば AsまたはBを1E15~1E16/cm² 注入し、第 2の不純物拡散層107を形成する。次に図9に示すよ うに弗化水素酸、フッ素を含むガスプラズマ、スパッタ エッチ等によりシリコン表面の自然酸化膜を除去後、ス パッタまたはCVDにより例えばコバルト、ニッケル、 チタン等の金属膜108とチタン窒化物との積層膜をそ 30 れぞれ5~15nmおよび10~20nmの勝原で形成 する。次に図10に示すように窒素またはアルゴン等の 不活性ガス雰囲気または真空中で400~500℃、3 0秒~120秒の熱処理を施し、シリコンと接する領域 に例えばCoSi、Co2Siの金属シリサイド109 aを形成し、その後薬液例えば硫酸と過酸化水素水の混 合液により未反応の金属膜およびチタン窒化膜を除去し 金属シリサイドのみを選択的に残闘する。次に窒素また はアルゴン等の不活性ガス雰囲気または真空中でさらな る高温の熱処理例えば650~850℃を施し、前記金 40 ■シリサイド109aを相変化させて低抵抗な金属シリ サイド例えばCoSi2の109bを形成する。

[0004]

【発明が解決しようとする課題】しかしながら、以上に 述べたようなプロセスを経て販売された半導体装置は、 相線部のゲート電極とくにメモリとロジック回路とが共 存するデバイスのように、ゲート電極形成後のその後の 製造プロセスにおいて高温度の熱処理を施すデバイスの ゲート電極では、シリサイド形成後の高温熱処理により 抵抗値の上飛が顕著となり、トランジスタの動作不良を 93 もたらし、製品歩留りを低下させてコストの増大をもた らしている。これは約800℃を超える高温熱処理によ りゲート電機とのシリサイドが護策することによるもの である。つまりゲート配線の低抵抗化に伴う半導体装置 の高性能化を目的に低い抵抗率を有する金属シリサイド ゲゲート電機上に全面にわたって形成しているがその の高温熱処理によって獲集して部分的にシリサイドが欠 乏し、いわゆるシリサイドの新線部が敬乍することによ って所望の低越抗値を得ることができないという問題点 があった。

【0005】この発明はこのような問題点を解決しよう とするためになされたものであり、シリサイド形成後に 付加される高温熱処理によってもシリサイドが凝集せ ず、安定した所望の低抵抗のシート抵抗値を有する半導 体装置の提根を目的とする。

[0006]

【0007】また、半導体装置の製造方法であって、基 板上のゲート電弧、不納物は設備上に金属膜、金属窒化 販毛形成後、第1の熱処理によって第1の金属シリサイ ドを形成し、次に活性雰囲気中での第2の機処理により 前記第1の金属シリサイドを相変化させて第2の金属シ リサイドとし、さらに第3の熱処理を施すステップを有 するものである。

【0008】またさらに半導体装置の製造方法であって、前記第20敷処理の後に層間絶縁限を形成するステップを設け、次に前記第3の敷処理を施すステップを有るものである。

【0009】また、同じく製造方法であって、ゲート電 極、不神物拡散層上に金旗隊。金属窓化腺を形成後、第 1の熱処理によって第1の金属シリサイドを形成し、次 にマルチチャンパ装置内のフラズマ処理室内にて自然酸 化膜を除去後、同装置内の熱処理室の活性雰囲気中での 第2の数処理により前記第1の金属シリサイドを相変化 させて第2の金属シリサイドとし、さらに第3の熱処理 を施すステップを有するものである。

【0010】またさらに、同じく製造方法であって、前 記第2の熱処理の後に層間絶縁膜を形成するステップを 設け、次に前記第3の熱処理を施すステップを有するも のである。

【0011】また、前記いずれの半導体装置の製造方法 においても、第1の熱処理は、窒素またはアルゴンの不 だ性ガス雰囲気または真空中で400~550℃、30 ~120秒間の処理を行うものであり、第2の熱処理 は、アンモニアまたは窒素プラスマの活性ガス雰囲気で 650~750℃、30~60秒間の処理を行うもので あり、第3の数処理は、窒素またはアルゴンの不活性ガ が見りないたが、2000ではアルゴンの不活性ガ 5 スまたは真空中で770~900℃、30秒~1時間の 処理を行うれのである。

[0.01.2]

【発明の実施の形態】実施の形態1.以下、この発明の 宝施の形態 1 の半導体装置を図に基づいた製造ステップ で説明する。まず従来例の図6~図9に示したと同様の 製造ステップで基板上にゲート電板、不純物拡散層等を 形成する。つまり、図6に示した如く、単結晶シリコン 基板、SOI基板またはシリコンとゲルマニウムとの化 合物基板のいずれかより成る半導体基板101上にシャ ロートレンチアイソレーション絶縁膜102を形成す る。次に図7の如くシリコン窒化膜や金属酸化膜のゲー ト絶縁膜103を形成後、多結晶シリコン膜、アモルフ ァスシリコンまたはシリコンとゲルマニウムとの化合物 よりなる導電性膜を成膜後ゲート電極104を形成す る。次に図8の如く、AsまたはBをイオン注入により 1 E 1 3 ~ 1 E 1 4 / c m² を基板 1 O 1 に注入し、低 濃度である第1の不純物拡散層105を形成する。さら にCVDでシリコン酸化障やシリコン窒化障またはこれ Sの稽層膜を成牒後エッチングを施しサイドウォール1 20 0.6を形成する。そしてAsまたはBを1E15~1E 16/cm² 注入し、高濃度である第2の不純物拡散層 を形成する。次に、図9の如く、弗化水素酸、またはフ ッ素を含むガスプラズマ、スパッタエッチによりシリコ ン表面の自然酸化膜を除去後に、スパッタまたはCVD により全面に金属膜例えばコパルトを5~15nm次に 金属窒化膜例えばチタン窒化膜を10~20nmそれぞ れ成職する。なお、前記金属閥をコパルトとしたがチタ ン、ニッケル、白金またはバナジウムのいずれかであっ てもよい。次に本実施の形態1による製造方法である図 30 1に示す如く、ランプ等を用いたRTAの熱処理、例え ば酸素濃度5 p p m以下の窒素またはアルゴン等の不活 性ガス雰囲気中、あるいは真空中で400~550℃、 30~120秒間とする第1の熱処理を施し、シリコン と接する個所に第1の金属シリサイド109a例えばC oS1、Co2S1を形成し、その後薬液例えば硫酸渦 水素によりシリサイド化しない未反応の金属および金属 窒化膜を除去する。

 にシリサイド109の提集が開始され、低抵的材のシリ サイド109がゲート電機104上や不純物拡散器10 7上に散在することになり、安定した低低抗のゲート配 線やコンタクト抵抗を得ることが出来なくなる。従って 凝集が生じない温度で、飛ら望ましくはアンモニア雰囲 気中で急速な熱処理を施すことが必要である。

【0014】次に窒素またはアルゴン等の不活性ガスタ 側気あるいは真空中で、前記第2の熱処理より高温の例 えば770~900での第3の熱処理を簡素。このとき の熱処理時間は、適用される半導体装置の用途、種類に よって乳なる構造、例えば層間終極限のリフロ仕様によ って乳の秒から約1時間と広範囲にわたる。この第3の 熱処理を施す目的は、

(1) シリサイドのシート抵抗値の低減

(2)接合リーク電流の低減

である。前記(1)のシリサイドのシート抵抗値の低減 は、前記第2の熱処理でシリサイドCoSi2を形成し ているがその抵抗値はパルクの抵抗値に比較して高い。 しかしながらこの第3の熱処理のような高温で熱処理を 施すことにより抵抗値は減少する。従来はシリサイドの 凝集発生を防止する対策が採用されていなかったため に、このような第3の高温熱処理を施すと凝集を生じか えって抵抗値を上昇させ不良品を発生していた。しかし ながら本実施の形態1ではシリサイドの凝集が発生しな い温度でアンチニアまたは窒素プラズマ等の活性雰囲気 で勢処理を施しゲート電極上および不維物拡散層上に金 属シリサイドが凝集することなく均一に分布して形成さ れているので、第3の高温熱処理を施すことが可能とな っている。次に前記(2)の接合リーク電流の低減は、 前記第2の熱処理でCoSiまたはCo2SiからCo Si2に相変化させたときに体積膨張を伴い、これによ る基板の結晶欠陥は接合リーク電流の増大をもたらす。 しかしながらこの第3の高濃熱処理は結晶欠陥を回復さ せるので、接合リーク電流低減の目的に効果的である。 またこの第3の熱処理は、図3に示すように例えばシリ コン酸化膜またはシリコン窒化膜の層間絶縁膜4をCV Dによって形成し、その後前記第3の熱処理を施すこと でより効果的に凝集を抑制できる。この原因は明確では ないが、ストレスに起因した効果と表面のCoの移動速 度を低下させる効果があるものと考えられる。

【0015】図4ビゲート電極の配齢シート抵抗を従来技術を公印で本実施の形態1を公印で示す。すなわち本実施の形態1の方法で、ゲート長70mmがテト電極について窒素プラズマ雰囲気またはアンモニア雰囲気で第2の熱処理を施し、ともに第3の熱処理として850で製理した場合のシート抵抗を示している。図4に示すように、本実施の形態1のシート抵抗値は分布が改善され、抵抗値が減少していることが判り、本実明の効果を明確に示している。またさらに、基板の系統物拡散 107の上面の金属シリサイド109も凝集することなりに通過を対象が表現している。またさらに、基板の系統物拡散 107の上面の金属シリサイド109も凝集することな

く均一に分布して形成されているので、メモリ装置等こ の拡散層に直接コンタクトをとる半導体装置において も、安定したコンタクト抵抗を確保することができる。

【0016】実施の形態2. 次に実施の形態2について 説明する。前記実施の形態1では第2の熱処理をアンモ ニア雰囲気または窒素プラズマ等の活性ガス雰囲気中で 行っている。これは前記したようにシリサイドの表面を 窒化または窒素終端の効果を狙ったものであり、本実施 の形能2ではより効果的にするための手法を示す。 実施 の形態1では図1の工程後、加熱装置にて第2の熱処理 10 を施すが、この時基板等の表面は大気にさらされている ため自然酸化膜で覆われている。アンモニアは還元作用 があるが、より効果的には基板表面の自然酸化膜を除去 しそのまま大気の酸化性雰囲気にさらすことなく第2の 熱処理を施すことが肝要である。本実施の形態2では第 2の勢処理を施す前にフッ素系ガス、例えばHFとH2 との混合ガスのプラズマによるエッチングまたは Ar と H2 との混合ガスのプラズマにさらすことにより、表面 をエッチングして自然酸化膜を除去する。従って実施の 形態1に示した図2の工程の前にこのプラズマ処理を追 20 加する。この場合の処理方法はマルチチャンパ装置を用 いて前記工程を連続的に行う。図5にマルチチャンパ装 置200の概略平面機成を示す。図において20はロー ドロック室、21はプラズマ処理室、22は熱処理室、 23は搬送用共通室である。基板はロードロック室20 より搬送用共通室23を経て真空搬送され、プラズマ処 理案21で上記自然酸化膜の除去処理を施される。その 後再度搬送用共通室23を経て熱処理室22で第2の熟 処理を施す。その後は実施の形態1と同様の工程を踏ん で半導体装置を製造する。または、本マルチチャンパ装 30 置200内で処理してもよい。本実施の形態2では、実 施の形態1に比べて工程数は増加するものの、基板等の 表面を効果的に窒化でき、シリサイドの凝集による抵抗 値上昇をより効果的に防止できる。なお上記装置は真空 搬送の装置であるが、窒素ガスを充満させ酸素濃度を例 えば5ppm以下に制御し常圧で搬送してもよい。な お、前記実施の形態1および実施の形態2では、MIS FFTを主体とした機造および製造方法について示した が、メモリや混載デパイス等他の半導体装置に適用して もよいことは言うまでもない。

[0017]

【発明の効果】この発明は以上述べたような構成および 製造方法を採用しているので、以下に示すような効果を 参する。

【0018】ゲート電帳上、不終物拡放階上に形成され た金属シリサイドがそれらの上面に全面にわたって凝集 することなく均一に分布して形成されているので、ゲー ト配線抵抗が安定した所望の低抵抗値となり、また、不 純物拡減階につながる配線とのコンタクト抵抗も安定す るという優れた効果を奏する。

【0019】また、基板上のゲート電極、不純物拡散層 上に金属膜 金属窓化順を形成後 不活性ガス雰囲気ま たは真空中で400~550℃、30~120秒間の第 1の熱処理を施し、次にアンモニアまたは窒素プラズマ の活性ガス雰囲気で650~750℃、30~60秒間 の第2の熱処理を施して金属シリサイドを形成し、つづ いて不活性ガスまたは真空中で770~900℃、30 秒~1時間の第3の熱処理を施すステップを有した半導 体装置の製造方法を採用しているので、ゲート電極や不 純物拡散層上の金属シリサイドが凝集することなく上面 に全面にわたって均一に分布して形成され、ゲート配線 が安定した低抵抗値となり、半導体装置の高集積度化、 高速化を実現でき、さらには製品歩留りの向上、コスト の低減等数多くの優れた効果を奉する。また、不純物拡 散層 上に直接コンタクトをとるプラグ配線等を有する半 導体装置においても、拡散層上の金属シリサイドが全面 にわたって均一に分布にて形成されているので、安定し たコンタクト抵抗を有する半導体装置の製造が可能とな

【0020】またさらに、第2の熱処理の次に層間絶縁 膜を施し、その後第3の熱処理を行っているので、より 効果的に凝集を抑制できる。

り、前記と同様の効果を奏する。

【0021】また、第1の飲処理を行ったあと、マルチ チャンパ装置内のブラズマ処理室内にて自然酸化膜を除 を止、次に同盟の熱処理を合う性がス多解の内で第2 の熱処理を行いその後第3の熟処理を行っているので、 基板等の表面をより効果的に整化でき、シリサイドの緩 集を抑制した方法で半線体態を製造できる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1の製造ステップを示す図である。

【図2】 この発明の実施の形態1の製造ステップを示す図である。

【図3】 この発明の実施の形態1の製造ステップを示す図である。

【図4】 この発明の実施の形態1と従来例にて製造したゲート電極の配線シート抵抗の比較を示す図である。 【図5】 この発明の実施の形態2の製造装置であるマルチチャンバ装置の服終平面機成図である。

【図 6】 この発明の実施の形態1、2 および従来例の 製造ステップを示す図である。

【図7】 この発明の実施の形態1、2および従来例の 製造ステップを示す図である。

【図8】 この発明の実施の形態1、2および従来例の 製造ステップを示す図である。

【図9】 この発明の実施の形態1、2 および従来例の 製造ステップを示す図である。

【図10】 従来例の製造ステップを示す図である。 【符号の説明】


4 層間絶縁膜、20 ロードロック室、21 プラズ

10

 マ処理室、22
 熱処理室、23
 搬送用共通室、10

 1
 半導体基板、102
 絶縁膜、103
 ゲート電板、105
 第1の不純物拡散

層、106 サイドウォール、107 第2の不純物拡 散層、108 金属膜、109、109a、109b 金属シリサイド、200 マルチチャンパ装置。



フロントベージの続き

F ターム(参考) 4M104 AAO1 AAO9 BB01 BB20 BB21 BB22 BB24 BB25 CC01 CC05 DB02 DB22 DB26 DB37 DB43 DB79 DB80 DB84 FF14 CG09 CC10 CC14 CC16 HB15 HB16 SF033 CC08 BB03 HB04 HB05 BB164 HB27 MM07 PP06 PP15 QV70 QV73 QW82 QW84 QW85 QW91 Q094 RB04 RB06 TR08 VV06

> WWOO WWO3 XXO9 XX10 5F140 AA10 AC24 AC36 BA01 BA05 BD07 BD11 BF04 BF11 BF18 BF34 B008 BC09 BC12 BC14 BC28 BC30 BC35 BC44 BC45 BC52 BC53 BC56 BH15 BK02 BK13 BK29 BK30 BK35 BK38 BK39 CB04 CE10 CF04